Sisyphus repositório
Última atualização: 9 agosto 2020 | SRPMs: 17677 | Visitas: 19019769
en ru br
ALT Linux repositórios
S:3.924-alt1.2

Group :: Engineering
RPM: verilator

 Principal   Changelog   Spec   Patches   Sources   Download   Gear   Bugs e FR  Repocop 

A versão atual: 3.924-alt1.2
Data da compilação: 18 abril 2020, 14:31 ( 16.1 weeks ago )
Tamanho:: 1017.60 Kb

Home page:   https://www.veripool.org/wiki/verilator

Licença: LGPLv3 or Perl Artistic 2.0
Sumário: A fast and free Verilog HDL simulator
Descrição:

Verilator is the fastest free Verilog HDL simulator, and beats most commercial
simulators. It compiles synthesizable Verilog, plus some PSL, SystemVerilog and
Synthesis assertions into C++ or SystemC code. It is designed for large projects
where fast simulation performance is of primary concern, and is especially well
suited to generate executable models of CPUs for embedded software design teams.

Mantenedor currente: Michael Shigorin

Lista dos contribuidores

Lista dos rpms provida por esta srpm:

  • verilator
  • verilator-debuginfo
  • verilator-doc
ACL:
     
    projeto & código: Vladimir Lettiev aka crux © 2004-2005, Andrew Avramenko aka liks © 2007-2008
    mantenedor atual: Michael Shigorin
    mantenedor da tradução: Fernando Martini aka fmartini © 2009