Группа :: Engineering
Пакет: iverilog
навигация по пакетам
Главная Изменения Спек Патчи Sources Загрузить Gear Bugs and FR Repocop
Текущая версия: 12.0-alt1
Время сборки: 10 января 2023, 16:14 ( 66.4 недели назад )
Размер архива: 1942.54 Kb
Домашняя страница: http://iverilog.icarus.com
Лицензия: GPLv2
О пакете: Verilog simulation and synthesis tool
Описание:
Список всех майнтейнеров, принимавших участие
в данной и/или предыдущих сборках пакета: Список rpm-пакетов, предоставляемый данным srpm-пакетом:
ACL:
Время сборки: 10 января 2023, 16:14 ( 66.4 недели назад )
Размер архива: 1942.54 Kb
Домашняя страница: http://iverilog.icarus.com
Лицензия: GPLv2
О пакете: Verilog simulation and synthesis tool
Описание:
Icarus Verilog is a Verilog simulation and synthesis tool. It operates
as a compiler, compiling source code written in Verilog (IEEE-1364)
into some target format. For batch simulation, the compiler can generate
an intermediate form called vvp assembly. This intermediate form is
executed by the ``vvp'' command. For synthesis, the compiler generates
netlists in the desired format. It supports the 1995, 2001 and 2005
versions of the standard, portions of SystemVerilog, and some extensions.
Текущий майнтейнер: Egor Ignatov as a compiler, compiling source code written in Verilog (IEEE-1364)
into some target format. For batch simulation, the compiler can generate
an intermediate form called vvp assembly. This intermediate form is
executed by the ``vvp'' command. For synthesis, the compiler generates
netlists in the desired format. It supports the 1995, 2001 and 2005
versions of the standard, portions of SystemVerilog, and some extensions.
Список всех майнтейнеров, принимавших участие
в данной и/или предыдущих сборках пакета: Список rpm-пакетов, предоставляемый данным srpm-пакетом:
- iverilog
- iverilog-debuginfo